《科技》英特爾推進4年5節點 秀電晶體微縮技術突破

英特爾表示，全球對於運算需求呈現指數型成長，電晶體微縮和晶片背部供電是有助於滿足此運算需求的兩大關鍵。團隊透過堆疊電晶體將晶片背部供電推升到新境界，以實現更多的電晶體微縮和性能改善，同時也證明由不同材料製成的電晶體可以整合在同一晶圓上。

英特爾指出，近期公佈的製程技術藍圖，強調公司在持續微縮方面的創新，包括PowerVia晶片背部供電技術、用於先進封裝的玻璃基板和Foveros Direct封裝技術，這些技術皆源於英特爾元件研究團隊，預計將在2030年前投入生產。

英特爾此次公佈可在小至60奈米的微縮閘極間距垂直堆疊互補場效電晶體（CFET），可縮減元件佔用面積、達到效能最佳化，同時結合背部供電和直接背部接觸技術，凸顯英特爾在環繞閘極電晶體（GAAFET）領域的領導地位，展現超越RibbonFET的創新能力。

英特爾的願景不只是4年5節點，並確立透過晶片背部供電繼續微縮電晶體規模所需的關鍵研發領域，包括首波成果之一的PowerVia將於明年量產，同時領先展示在同片12吋晶圓上成功整合矽及氮化鎵（GaN）電晶體的DrGaN解決方案，並證明性能良好。

英特爾表示，透過公開多項技術突破，爲公司未來製程藍圖保留豐富的創新發展，凸顯摩爾定律的延續和進化。除了改善晶片背部供電和採用新型二維電子通道材料（2D channel materials），也將致力延續摩爾定律，在2030年達成單一封裝內含1兆個電晶體。

英特爾資深副總裁暨元件研究部總經理Sanjay Natarajan表示，目前正進入製程技術的埃米世代（Angstrom era），展望4年5節點計劃，持續創新較以往更加重要。此次展示的相關研究進展，凸顯英特爾能引入領先技術，爲下一代行動運算實現更進步的擴展和高效電力傳輸。