AI基建加速擴張，半導體行業靠什麼緩解“算力焦慮”？

生成式AI帶動了市場對高性能算力的需求暴漲，爲此，英偉達、AMD今年集體以更快的速度開發新產品，將“兩年一迭代”提速到“一年一迭代”。然而這樣的速度依然追不上市場需求的膨脹。

“按照產業界估計，每兩年，AI大模型的算力需求增長750倍，而GPU算力僅增長3倍，對應還需存儲、傳輸帶寬、功耗電力一系列半導體性能指標的膨脹。”芯和半導體創始人代文亮在第二十一屆中國國際半導體博覽會上接受界面新聞專訪時表示，AI算力的投入在全球都處於基建投資階段，相應的投資在一定時期內都需要爲AI應用的落地“超前建設”。

在AI算力的擴容過程中，行業頭部廠商的壟斷趨勢將進一步集中。代文亮指出，除了像英偉達、AMD繼續在GPU計算芯片上掌握絕大多數市場份額外，存儲芯片領域HBM的產能則主要集中在SK海力士、三星、美光手中，還有像博通生產的交換機、以太網等網絡互聯芯片，以及臺積電這家幾乎負責代工生產全球所有AI芯片的公司，這些廠商彼此間的產業鏈合作關係綁定越來越深。

國內的算力基建需要更多時間追趕海外的擴張速度。從2023年起，因地緣政治原因，GPU、HBM等產品進口受限，國內目前與海外存在量級差距。相比於Meta、亞馬遜、特斯拉都在批量建設達10萬張GPU顯卡規模的數據中心，萬卡對國內大多數廠商來說都是巨大的挑戰。

代文亮認爲，除了在算力基建上繼續保持政府提出的“適度超前”節奏外，國內也需要投入更多到創新的技術方案，例如Chiplet，以應對AI時代的“算力焦慮”。

Chiplet是近些年新興的半導體設計和封裝技術。與傳統SoC（片上系統）技術將CPU、GPU、存儲等多個功能模塊集成在一張芯片上不同，Chiplet允許將一個複雜SoC設計的“大芯片”拆分成多個小芯片（業內常稱爲Chiplet、芯粒），每個Chiplet可獨立製造並承擔相應的功能。

因爲Chiplet允許各個功能模塊獨立製造、獨立優化，再像“拼積木”一樣通過標準接口進行連接，可以使得整體設計成本和開發時間得以降低的同時，生產良率也大大提高，英偉達、AMD目前都已將其引入AI芯片產品的研發設計中。

“英偉達、AMD的AI芯片產品之所以能夠做到一年一更新，很大原因就是他們在引入Chiplet技術後，設計新品能夠在架構不變的前提下，只改動某幾個模塊，不需要再像傳統SoC一樣，幾乎要重做整個芯片系統的設計，這大大縮短了產品迭代週期。”代文亮向界面新聞記者表示。

同時，Chiplet將“小芯片”組合在一起時，允許不同的模塊使用不同工藝節點和材料。例如計算部分CPU可採用7納米等先進製程工藝，像存儲、互聯等其他模塊則可以使用14納米，或更大尺寸的成熟製程工藝。

代文亮指出，雖然Chiplet無法從根本上解決先進製程受限的問題，但在一定程度上可以降低芯片開發及生產門檻。隨着AI算力需求持續供不應求，通過Chiplet將允許更多廠商加入到產業鏈中。

芯和半導體主要從事研發半導體電子設計自動化（EDA）軟件工具，公司曾在2019年推出基於Chiplet的EDA平臺。代文亮認爲，隨着Chiplet的普及，有希望給更多規模較小的中小型公司入場佈局的機會，雖然眼下Chiplet主要還是英偉達、AMD等巨頭內部用於改進自身的產品設計，但未來很有可能會催生更多公司作爲第三方廠商，獨立負責生產專用的Chiplet芯片，供給整個產業鏈。

而要發展Chiplet，擺在行業面前的當務之急是建立標準。

Chiplet技術的核心在於將不同功能模塊集成在一起，不同模塊間的接口和協議設計需要一套通用標準來實現兼容性。目前Chiplet行業在國際上正推廣的有UCIe標準，國內還有中國計算機互連技術聯盟牽頭制定的CCITA標準。代文亮認爲，當前最重要的工作是推動不同標準之間相互兼容，加快Chiplet生態應用落地。