頭條揭密》加速發展小晶片技術 中國有望突破美國晶片禁運

組合式的小晶片製造成本相對較低，良率更高，穩定性亦佳。（圖／Shutterstock)

近兩年半導體業界出現一種稱爲晶粒（chiplet）或小晶片的技術，使用先進的封裝技術連接功能不同的數個晶片，讓它可以趕上或超越最先進製程晶片的工作效率，並降低製造成本。這種半導體技術前景不僅被業界看好，更重要的是可以繞開晶片製程工藝的極限，對中國來說，更是突破美國晶片技術禁運一條極有希望的捷徑。

半導體制程多年來按着「摩爾定律」的法則逐漸進化，不斷縮小晶體管尺寸，增加晶片內晶體管數目，但在晶片製程工藝不斷髮展下，晶體管微細化已逐漸接近物理極限，升級的技術愈加困難，製造成本亦快速飆升。科技界便嘗試其他不同製造高性能晶片的途徑，其中小晶片就是極被看好的新技術。

英特爾宣佈聯手臺積電、三星、高通及日月光投控等半導體大廠，共組UCIe產業聯盟。圖爲小晶片結構示意圖。（圖／英特爾）

小晶片的概念是不執着將所有的晶體管全部整合在一塊晶片內，而是將多個功能相異的晶片透過先進封裝技術整合在一起，形成一個系統晶片。如此可以不用太頂尖的晶片製程就能完成性能上的要求，能降低製造成本，還能提高晶片的良率。其中技術較困難的是晶片封裝技術，不過相對於10nm以下的尖端晶片製程工藝來說，改進封裝技術是容得得多，近年來這方面也有飛快進展。

吉爾辛格不久前宣佈小晶片設計的最新架構和封裝技術，揚言要引領晶片製造的新時代。（圖／英特爾）

美國英特爾（Intel）執行長吉爾辛格（Pat Gelsinger）不久前宣佈2.5D和3D晶片塊（tile）設計的最新架構和封裝技術創新，揚言要引領晶片製造的新時代。臺積電、高通等半導體企業以及谷歌、微軟等IT巨頭在內的10家企業就小晶片技術展開合作，公開了通用小晶片互聯標準「UCIe」，還成立了以實現標準化和構建生態系統爲目標的產業聯盟。

半導體業界一種稱爲晶粒或小晶片的技術，它使用先進的封裝技術連接功能不同的數個晶片，讓它可以趕上或超越最先進製程晶片的工作效率。（圖／Shutterstock)

日本半導體界亦相當積極，東京工業大學開發模壓樹脂封裝技術與矽基板中介層，而且還結合大阪大學、東北大學與30家企業組成「小晶片整合平臺聯盟」，以學術科研與企業界力量共同開發新一代的晶片整合技術。他們認爲，日本的優勢在於半導體材料和設備，這些都是發展小晶片技術的重要環節。

至於全球最大半導體市場的中國大陸則有另一套想法，目前美國晶片法案對中國實施14nm以下的半導體與其製造設備禁運，小晶片技術可以繞開製程工藝的限制，以14nm以上的半導體設備就能製造出所需要的最尖端、功能最強大的整合式小晶片。雖然目前先進的晶片封裝技術仍落後於西方國家，但封裝技術的差距比起晶片製程工藝差距要小得很多，較容易追趕得上，而且沒有製造設備被「卡脖子」的問題。因此大陸業界認爲，小晶片的技術路線不必再受限於14nm的製程限制，不只能夠藉此突破美方的晶片技術封鎖，更有機會在半導體產業進行彎道超車。

據總部設於英國的產業諮詢公司Omdia發表的報告，到2024年，小晶片的市場規模將達到58億美元，2035年則超過570億美元，亦即10年間可望成長近10倍。隨着先進晶片製程工藝造成的技術障礙愈來困難，製造快速成本攀升，小晶片的技術路線不只能逐漸取代市場上採用先進製程的消費性半導體，長此以往，更能應對未來需要大量運算能力的人工智慧、超級電腦等產業的需求，市場前景無限廣闊。

超微董事長暨執行長蘇姿豐首度展示全球首款採用AMD小晶片設計的RDNA 3架構繪圖處理器。（圖／AMD）

有半導體產業分析認爲，目前這個全球矚目的產業正在進入一個新的黃金時代，這個時代的晶片製造將從傳統晶圓代工模式轉變成「系統晶圓代工」模式。屆時半導體業的跨界整合將成爲競爭的主戰場，除了晶圓代工之外，封裝技術與軟體也會是市場競爭不可或缺的整合力量，大型企業的動向與政府政策介入將是左右未來半導體產業版圖的主要力量，這種型態對中國政府與產業關係來說，也格外地有利。