《半導體》聯電合作Cadence解決方案 助攻客戶產品研發

聯電指出，經驗證的聯電28HPC+解決方案，非常適合生產應用於高速毫米波設備的晶片，並支援高達110GHz的電路設計應用，如聚睿電子的低噪音放大器（LNA）設計，可提供精確的矽製程模型。

Cadence Virtuoso RF解決方案結合多個電磁（EM）求解器，使聚睿電子能獲得精確的矽製程結果。具體而言，聚睿電子使用Cadence EMX Planar 3D Solver電磁模擬工具，爲CMOS設計建立精準電磁模型，大幅減少自電路佈局設計到佈局後模擬驗證所需的設計週期。

與過往的設計流程相較，聚睿電子更快實現一次完成矽晶設計、並擁有精確的矽製程設計成果。當聚睿電子將模擬結果與其60GHz低噪音放大器的矽製程測量值比較時，發現正向穿透係數在峰值頻率、峰值和雜訊指數（NF）等指標誤差皆僅落在中段個位數百分比範圍內。

Cadence多物理系統分析研發副總裁顧鑫表示，公司與聯電密切合作推出經認證的毫米波流程，協助聚睿電子實現優異的設計成果，此設計流程包括公司領先業界的Virtuoso RF解決方案，尤其是EMX 3D Planar Solver電磁模擬解決方案，更取得非凡成果。

顧鑫指出，Cadence晶圓客戶支援團隊全力以赴，以確保在聚睿電子等客戶運用聯電28奈米制程時，公司的創新流程可爲其創造巨大價值。這是多方合作下首次通過矽認證的電路設計，期待共同開展更多項目，並協助其設計成功。

聚睿電子執行長郭秉捷表示，EMX的電磁模型模擬，結合Cadence Quantus萃取解決方案的寄生參數萃取資訊，共同整合在Virtuoso RF解決方案的單一環境中，使佈局後模擬更有效率。此外，晶片數據更驗證聯電的毫米波模型和Cadence射頻解決方案的準確性。

聯電元件技術開發及設計支援副總經理鄭子銘表示，藉由聚睿電子等客戶的成功案例，可看出聯電與Cadence共同開發的全面毫米波參考流程，讓RF設計變得更快、更容易，期待未來毫米波製程平臺能爲客戶創造更多的成功案例。